Standaard Boekhandel gebruikt cookies en gelijkaardige technologieën om de website goed te laten werken en je een betere surfervaring te bezorgen.
Hieronder kan je kiezen welke cookies je wilt inschakelen:
Technische en functionele cookies
Deze cookies zijn essentieel om de website goed te laten functioneren, en laten je toe om bijvoorbeeld in te loggen. Je kan deze cookies niet uitschakelen.
Analytische cookies
Deze cookies verzamelen anonieme informatie over het gebruik van onze website. Op die manier kunnen we de website beter afstemmen op de behoeften van de gebruikers.
Marketingcookies
Deze cookies delen je gedrag op onze website met externe partijen, zodat je op externe platformen relevantere advertenties van Standaard Boekhandel te zien krijgt.
Je kan maximaal 250 producten tegelijk aan je winkelmandje toevoegen. Verwijdere enkele producten uit je winkelmandje, of splits je bestelling op in meerdere bestellingen.
Analog to digital converter (ADC) is a very important part in the mixed analog/digital systems since it acts as the interface between the external world (analog world) and the computer world (digital world). Designers are now trying to move towards the digital world where they make use of technology scaling in terms of area and gate delay, to be able to implement more complex applications; this approach leads to what is called software defined radio (SDR). Software defined radio (SDR) concept is very important nowadays; where it is a radio communication system where components that are typically implemented in hardware (i.e. filters, amplifiers, modulators / demodulators, detectors, etc.) are implemented in software instead. A basic SDR scheme is to have ADC connected directly to antenna and DSP to convert the output to the suitable format, this is difficult to be achieved due to actual technology limits. In this thesis we introduce a new design methodology for Voltage-to-Frequency Converters (VFCs) circuits suitable for Time-Based Analog-to-Digital Converters (TADCs) circuits. This new methodology is tested using Cadence based on TSMC 65nm.