Standaard Boekhandel gebruikt cookies en gelijkaardige technologieën om de website goed te laten werken en je een betere surfervaring te bezorgen.
Hieronder kan je kiezen welke cookies je wilt inschakelen:
Technische en functionele cookies
Deze cookies zijn essentieel om de website goed te laten functioneren, en laten je toe om bijvoorbeeld in te loggen. Je kan deze cookies niet uitschakelen.
Analytische cookies
Deze cookies verzamelen anonieme informatie over het gebruik van onze website. Op die manier kunnen we de website beter afstemmen op de behoeften van de gebruikers.
Marketingcookies
Deze cookies delen je gedrag op onze website met externe partijen, zodat je op externe platformen relevantere advertenties van Standaard Boekhandel te zien krijgt.
Je kan maximaal 250 producten tegelijk aan je winkelmandje toevoegen. Verwijdere enkele producten uit je winkelmandje, of splits je bestelling op in meerdere bestellingen.
The rising demand for high-speed I/O has created an increasingly noisy environment in which PLLs must function. PFDs are widely used for their extended tracking range, frequency-aided acquisition and low cost. These are accompanied with Charge pump to generate control signal suitable for the VCO. An adaptive bandwidth that tracks with the operating frequency helps sustain the best jitter performance of the PLL over a wide frequency range. This book explores the architectures of blocks which contribute for the low jitter adaptive bandwidth charge pump PLL. PLLs have wide applications for Frequency Synthesis, where the output of PLL is a multiple of the frequency of the input reference signal. For low jitter operation, proper architecture for each block of PLL is selected, modeled in MATLAB and simulated. The suitable test setup to analyze the performance of PFD, CP, VCO, FD and the complete PLL is created. The design input reference is 10MHz and produces 2.4GHz. The design incorporates modifications in identified architectures for better performance. The 0.18µm CMOS technology supports up to 2GHz, but the Divide-by-240 circuit has been designed with specialty.